该课程实验配合《数字逻辑》理论课教学，要求学生在学习VerilogHDL的基本语法和设计方法的基础上，运用该语言进行基础的数字电路模块设计。以巩固和增强课程教学效果。